Retour

La Conversion A /N « Single Bit » (Delta-Sigma)

 

Une technique populaire dans les télécommunications et la reproduction de musique haute-fidélité est la conversion ADC et DAC un seul bit. C’est une technique multirate où un taux d'échantillonnage plus élevée permet de transférer un nombre de bits réduit. Dans les cas extrêmes, un seul bit est nécessaire pour chaque échantillon. Bien qu'il existe de nombreuses configurations de circuits différents, la plupart sont basées sur l'utilisation de la modulation delta. ÉcouteLire phonétiquement

Les convertisseurs Delta-Sigma offrent une haute résolution, haute intégration, et un faible coût, ce qui fait d’eux un bon choix pour des applications audio.

La technique de conversion sigma delta existe depuis de nombreuses années, cependant de récentes avancées technologiques permettent aujourd'hui de rendre pratique les dispositifs et leur utilisation se généralise.

Les convertisseurs sont utilisés dans des applications tels que des systèmes de communication, grand public et audio professionnel, applications industrielles, et des dispositifs de mesure de précision. La caractéristique clé de ces convertisseurs est qu'ils sont la seule méthode à faible coût de conversion qui fournit à la fois une grande dynamique et la flexibilité dans la conversion de signaux d'entrée à faible bande passante.

Ces convertisseurs transposent la majeure partie du process de conversion dans le domaine numérique. Cela permet de combiner plus aisément des hautes performances analogiques avec un traitement numérique.

Voici une courte définition des principaux termes qui vont être utilisés dans le chapitre suivant :

Noise Shaping ou Intégrateur : Le Noise Shaping ou l’intégrateur d’un convertisseur Delta-Sigma distribue le bruit de quantification vers les très hautes fréquences, cela de sorte à ce qu’il ne soit plus présent dans la bande passante audio.

Suréchantillonnage : Le suréchantillonnnage est simplement l’action d’échantillonner un signal à une fréquence plus élevée que Fe, représentant au moins deux fois la bande passante audio (par exemple 44,1 kHz).

Le suréchantillonnnage diminue le bruit de quantification dans la bande passante.

Filtrage numérique : Un filtre numérique embarqué dans la puce atténue le bruit et les signaux se trouvant en dehors de la bande passante.

Décimation : La décimation est l’action de réduire, sans perte d’information, ma fréquence des données issues du suréchantillonnage.

Conceptuellement, l’architecture Delta-Sigma est donc plus numérique qu’analogique. Basiquement, le convertisseur numérise un signal analogique avec une résolution très basse (1 bit) et une très haute fréquence d’échantillonnage. En utilisant la technique de suréchantillonnage en conjonction avec le noise shaping et le filtrage numérique, la résolution effective est augmentée. La décimation est ensuite utilisée pour réduire la fréquence d’échantillonnage.

La fréquence d’échantillonnage (rappel) :

Le théorème de Nyquist indique qu'un signal doit être échantillonné au moins deux fois plus vite que la bande passante du signal pour ensuite pouvoir reconstruire la forme d’onde avec précision, sans distorsion. Dans le cas contraire, un effet appelé « aliasing » apparaitra dans les hautes dans le spectre de la bande passante.

La fréquence d'échantillonnage minimum requise, conformément au Théorème de Nyquist, est la suivante :

Fe > 2* F Nyquist

« F Nyquist » représente la bande passante du signal à numériser.

Les fréquences supérieures à Fe sont appelées fréquence de «suréchantillonnage».

La fréquence d'échantillonnage Fe est le résultat d’une division de l'horloge. Un plus faible facteur de division donne une fréquence d'horloge de l’ADC supérieure.

À un certain point, une plus grande horloge de l’ADC va diminuer la précision de la conversion, c’est à dire le nombre de bits effectifs va diminuer : ENOB (effective Number Of Bit).

Il y a donc une relation entre la résolution de l’ADC souhaitée et la fréquence d’échantillonnage.

Quand un signal est échantillonné, son spectre d'entrée est copié et répliqué aux multiples de la fréquence d'échantillonnage Fs.

La figure 14a montre le spectre d'un signal échantillonné lorsque la fréquence d'échantillonnage fs est inférieure à deux fois la fréquence du signal d’entrée 2f0. La zone hachurée sur le graphique montre ce qui est communément dénommé aliasing qui se produit quand le théorème d'échantillonnage n’est pas respecté. La reconstruction d'un signal contaminé par l’aliasing résulte en une distorsion du signal de sortie. La figure 14b montre le spectre d'un suréchantillonnage du signal. Le processus de suréchantillonnage met la bande passante en entrée bien en dessous de Fs / 2 et évite le piège de l’aliasing.

a

 

b

 
Description : :Capture d'écran 2010-12-26 à 11.49.35.png
 
Figure 14

 

Le bruit de quantification :

Voici une introduction aux sources de bruit des ADC et DAC (voir également le premier chapitre de ce document).

Vous avez peut être entendu que les signaux convertis par les ADC souffrent du bruit de quantification. D’où cela vient-il?

Si une tension continue est appliquée à un ADC, la sortie reste stable. Le convertisseur va numériser la tension d'entrée avec plus ou moins de précision, mais sans bruit. Alors, d’où vient le bruit ?


Le bruit vient du fait que la conversion est seulement réalisée avec "plus ou moins de précision" :

Une erreur constante dans la numérisation d’une tension continue (DC) est équivalente, lors de la numérisation d’un signal variable (AC),  à une erreur aléatoire ou bruit blanc (= bruit avec une répartition égale sur tout le spectre de la bande passante)

Un signal numérique n bits ne peut prendre que 2^n valeurs, cependant le signal d'entrée analogique lui peut avoir une infinité de valeurs. C'est cette différence entre la valeur analogique et de sa représentation numérique, qui provoque le problème.

Cette différence est appelée bruit de quantification. Dans l'exemple ci-dessous un ADC 4 bits (= 16 niveaux de quantification) est utilisé :

 

 

Figure 15

 

On observe que plus les niveaux de quantification (résolution du convertisseur) augmentent, plus le bruit de quantification diminue.

Le rapport signal bruit (SNR) d’un ADC idéal avec N bits est :
SNR = 6.02N + 1.76 dB.

Ainsi, pour un ADC idéal de 16 bits, le rapport signal bruit (SNR) est de 98,1 dB. Pour un CAN 24 bits, il est de 146,24 dB.

Le bruit de quantification (ou erreur de quantification) est un facteur limitant de la plage de dynamique d'un ADC. Cette erreur est en fait une erreur d’arrondi qui se produit quand un signal analogique est quantifié. Par exemple, la figure 16 montre les codes de sortie et les tensions d'entrées correspondantes à un convertisseur A/D 2-bits avec une valeur pleine échelle 3V. La figure montre que les valeurs d'entrée de 0V, 1V, 2V, 3V correspondent respectivement à des codes de sortie numérique 00, 01, 10 et 11. Si une entrée de 1,75 V est appliquée à ce convertisseur, le code de sortie résultant est 10, qui correspond à une entrée de 2V. L'erreur 0.25V (2V - 1.75V) qui se produit pendant le processus de quantification est appelée l'erreur de quantification. En supposant que l'erreur de quantification est aléatoire, ce qui est normalement le cas, l'erreur de quantification peut être traitée comme un bruit aléatoire ou blanc.

Pour exemple le bruit de quantification RMS d’un convertisseur 12 bit ayant une pleine échelle de 2,5 V est 176μV.

Il est important de noter que le suréchantillonnage réduit le bruit de quantification par la racine carré du facteur d’échantillonnage.

Description : :Capture d'écran 2010-12-26 à 11.50.43.png
Figure 16

 

Le schéma ci-dessous présente le schéma fonctionnel d’un ADC delta sigma :

Le signal analogique est traité par un filtre anti-aliasing, il est ensuite suréchantillonné par un modulateur Delta-Sigma (ADC) produisant le flux de bits (bitstream), puis traverse un filtre passe bas numérique permettant de supprimer le bruit de quantification situé dans les hautes fréquences.

Pour finir une décimation est appliquée pour retomber sur la fréquence d’échantillonnage voulue.

Description : :Capture d’écran 2010-12-19 à 00.36.26.png

Figure 17

 

La partie analogique d'un convertisseur Delta-Sigma (1-bit ADC) est très simple. La partie numérique, rendant convertisseur Delta-Sigma peu coûteux à produire, est plus complexe. Cette partie effectue le filtrage et la décimation. Pour comprendre comment cela fonctionne, vous devez vous familiariser avec les concepts de suréchantillonnage, noise shaping, filtrage numérique, et décimation.

La figure 18 présente un schéma simple d'un ADC delta sigma du premier ordre.

Le convertisseur Delta- Sigma quantifie le delta (différence) entre le signal de courant et le sigma (somme) de la différence précédente. Un intégrateur est placé à l'entrée du quantificateur (comparateur). L’amplitude du signal de sortie est constante avec l'augmentation de la fréquence. Ainsi la modulation Delta-Sigma est également connue comme une modulation en densité d'impulsions (PDM). Les PCM et SDM quantifient le signal directement, la PDM quantifie un dérivé du signal. Ainsi, la plage maximum du convertisseur est déterminée par l'amplitude du signal maximum et ne dépend pas du spectre du signal. Pour obtenir une résolution élevée, une haute fréquence d'échantillonnage est nécessaire, par exemple, avec une bande audio 22,1 kHz et un suréchantillonnage 64 fois, la fréquence d'échantillonnage interne s'élève à 2,8224 MHz, donc le bruit de quantification se réparti entre 0 et 1,4112 MHz. Le modulateur réalise le noise shaping (mise en forme du bruit) permettant de repousser celui-ci vers les hautes fréquences.

Le signal d'entrée X entre dans le modulateur via une jonction de sommation. Il passe ensuite par l'intégrateur qui alimente un comparateur agissant comme un quantificateur 1 bit. La sortie du comparateur est renvoyée à la jonction d'entrée, s’additionnant via un convertisseur numérique-analogique 1 bit (DAC). Elle passe également par un filtre numérique et émerge à la sortie du convertisseur. La boucle de rétroaction forces la moyenne du signal W à être égale au signal d'entrée X.

Description : :Capture d'écran 2010-12-26 à 11.48.58.png

Figure 18

 

Le flux de bits peut être considéré comme un signal numérique ou un signal analogique. Le bitstream est un signal de résolution 1 bit, en série, ayant une fréquence de transmission beaucoup plus élevé que la fréquence des données fournies par un ADC traditionnel. Sa propriété principale est que son niveau moyen représente le niveau moyen du signal d'entrée. Le niveau numérique "haut" (bit à 1) représente le niveau analogique le plus élevé et le niveau numérique « bas » (bit à 0) représente la valeur la plus faible de sortie possible.

Sortie analogique :

Le bitstream sera converti en un signal analogique via DAC « 1 bit » qui convertit l'information logique (bas / haut, ou 0 / 1) à deux niveaux de tension analogique précise, par exemple : -1V et +1V.

Sortie numérique :

Un "haut" (ou bas) dans le bitstream représente la plus haute (ou plus faible) valeur de sortie numérique, par exemple FF en hexadécimal (ou 00) dans un système à 8 bits.

On trouve un flux de bits similaires dans un système à modulation de largeur d'impulsion (PWM), mais il présente quelques inconvénients par rapport au bitstream d'un modulateur sigma delta. Le bitstream du delta sigma est également connu comme une modulation de densité d’impulsion (PDM) du signal. La transmission série de valeurs numériques en sortie d’un ADC est appelée modulation par impulsions codées (PCM).

Les convertisseurs Delta Sigma ne numérisent pas instantanément le signal analogique entrant en un échantillon numérique de résolution n bits avec une bande passante égale à la Fréquence de Nyquist (Fe/2). Au lieu de cela, un ADC Delta Sigma suréchantillonne le signal analogique d’un facteur (N), il en résulte Fe << N * Fe (des facteurs d'échantillonnage de 16, 32, 64, 128 sont communs). La conversion analogique numérique par suréchantillonnage est effectuée à une moindre précision (quantification grossière). Beaucoup de convertisseur Delta-Sigma réalisent une conversion analogique numérique  de résolution 1-bit. Comme le montre la figure 19, la sortie du modulateur est un flux de bits dont la densité de bit à 1 est proportionnelle à l'amplitude de la sinusoïde d’entrée. Ce flux de 1-bit qui est généré à N * Fe  peut être filtré numériquement et décimé pour redescendre à la Fe du signal audio avec des échantillons de résolution n bits.

Description : :appnote.tsa002.figure02.gif

Figure 19

 

Le flux 1-bit est filtré numériquement pour obtenir une représentation de n bits de l'entrée analogique. En termes simplifiés, le flux de 1-bit est accumulé sur (N) cycles d'échantillonnage puis divisé par (N). Cela donne une valeur décimée qui est la valeur moyenne du flux de bits issus du modulateur comme le montre la figure 20.

 

Description : :appnote.tsa002.figure03.gif

Figure 20

 

En plus du filtre anti-aliasing, un ADC traditionnel de bande passante Fe/2 nécessite également un circuit analogique échantillonneur bloqueur précis. Le circuit maintien une amplitude en continu, stable, tandis que le convertisseur effectue la quantification. La sortie de l’échantillonneur bloqueur est comparée à un ensemble de niveaux de référence au sein de l'ADC. La qualité et la précision de ces niveaux de référence sont des facteurs limitants pour la haute résolution des convertisseurs A/D. Par exemple, un convertisseur AN 16-bit à la fréquence de Nyquist requiert 2^16 niveaux (65 535 niveaux de référence). Un convertisseur de type peut couvrir une plage d'entrée 2V. L'espacement entre deux niveaux de référence n'est que de 30 microvolts. Ce type de correspondance est difficile à réaliser sur un circuit intégré sans utiliser de coûteuses et complexes techniques.

Un des principaux avantages d'un ADC Delta-Sigma par rapport à un convertisseur traditionnel est l'assouplissement des conditions requises pour le filtre anti-aliasing. Comme mentionné précédemment, les exigences d'un filtre anti-aliasing pour un ADC conventionnel exigent une pente brutale dans la bande de transition du filtre. Le filtre anti-aliasing pour un convertisseur classique doit être plat à travers la bande passante et au-dessus avoir un facteur d'atténuation supérieur à la plage dynamique de l'ADC.

Un ADC avec suréchantillonnage fixe la fréquence d'échantillonnage beaucoup plus haute que la fréquence de Nyquist d'un convertisseur classique. La nouvelle fréquence d’échantillonnage est multipliée d’un facteur de (N) par rapport à la fréquence d’échantillonnage du convertisseur classique. La complexité d'un filtre anti-aliasing dépend de la pente du filtre (atténuation) dans la bande de transition. A performance égales, les convertisseurs à suréchantillonnage nécessitent un filtre anti aliasing beaucoup plus simple que les filtres classiques. Le filtre anti-aliasing complexe nécessitant un grand nombre de composants pour un convertisseur classique peut être alors remplacé par un simple filtre RC dans un convertisseur à suréchantillonnage. La figure 21 illustre cela.

Description : :appnote.tsa002.figure04.gif

Figure 21

 

Considérons d'abord la fonction de transfert dans le domaine fréquentiel d'un ADC traditionnel multi-bits (ex .24 bits) avec un signal d'entrée sinusoïdal (ex : un LA 440 Hz). Cette entrée est échantillonnée à une fréquence Fe. Selon la théorie de Nyquist, Fe doit être au moins deux fois la bande passante du signal d'entrée pour que le signal puisse ultérieur reconstruit via un DAC.

En observant le résultat d'une analyse FFT (analyse fréquentielle) sur la sortie numérique, nous observons le spectre de notre sinusoïde et beaucoup de bruit aléatoire couvrant toute la bande passante de notre signal audio ( de 0 Hz à Fe / 2) (Figure 22).

Connu comme le bruit de quantification, cet effet résulte de la considération suivante :

A l’entrée de l’ADC nous avons un signal continu, analogique avec un nombre infini de valeurs possibles. En revanche, suite à la conversation, nous obtenons un signal discrétisé dont le nombre de valeur possible est déterminé par la résolution du convertisseur.

Ainsi, lors de la conversion analogique - numérique, nous perdons une partie de l'information et introduisons une distorsion dans le signal. L'ampleur de cette erreur est aléatoire, avec des valeurs allant jusqu'à ± ½ LSB.

 

Figure 22

 

Si l'on divise l'amplitude de la fondamentale (La 440 Hz) par la somme RMS de toutes les fréquences représentant le bruit, nous obtenons le rapport signal sur bruit (RSB).

Pour un ADC N-bit, SNR = 6.02N + 1.76 dB.

Pour améliorer le rapport signal / bruit dans un ADC classique (et par conséquent la précision de la reproduction du signal), vous devez augmenter le nombre de bits. La figure 23 illustre cela :

 

Figure 23

 

Reprenons l'exemple ci-dessus, mais avec une fréquence d'échantillonnage accrue par facteur d’échantillonnage K, donc K*Fe (Figure 24).

Une analyse FFT montre que le bruit de fond a diminué. Le RSB est le même que précédemment, mais l'énergie du bruit a été étalée sur une plus large plage de fréquences : La bande passante a augmenté.

 

Figure 24

 

La figure 23 montre les effets du suréchantillonnage. KFs/2 est beaucoup plus grande que Fs/2 et le bruit de quantification est étalé sur un spectre plus large. Le niveau RMS du bruit de quantification total est toujours le même, mais il est fortement réduit dans la bande passante.

Les convertisseurs Delta-Sigmaa exploitent cet effet en insérant un filtre numérique à la suite de la conversion A/N 1-bit (Figure 25). Le niveau RMS du bruit est diminué car la plupart du bruit de fond est retiré par le filtre numérique.

 

Figure 25

 

Cette action permet aux convertisseurs Delta-Sigma d’atteindre une grande dynamique (résolution) à partir d'une conversion A/N basse résolution (ex : 1 bit).

Est-ce que l'amélioration du SNR vient tout simplement de suréchantillonnage et du filtrage?

Notez que le SNR pour un CAN 1-bit est 7.78dB (6,02*1 + 1,76). Chaque facteur de suréchantillonnage de 4 augmente le SNR de 6dB, et chaque augmentation de 6 dB est équivalente à l'obtention d'un bit.

Pour chaque bit supplémentaire de résolution : n, le signal doit être échantillonné quatre fois plus, la fréquence d’échantillonnage doit donc être multipliée par 4^n

F suréchantillonnage = 4^n * Fe

Un ADC 1-bit avec suréchantillonnage 64x atteint une résolution de quatre bits, et pour parvenir à une résolution de 16 bits, vous devez suréchantillonner d’un facteur de 4^15, ce qui n'est pas réalisable. Cependant, les convertisseurs Delat-Sigma surmontent cette limitation avec la technique du « Noise Shaping », ce qui permet un gain de plus de 6 dB pour chaque facteur de suréchantillonnage de 4.

Noise Shaping :

Pour comprendre le Noise Shaping, considérons le diagramme bloc d'un modulateur sigma-delta du premier ordre (voir figure 26). Il comprend un amplificateur différentiel, un intégrateur et un comparateur avec boucle de rétroaction qui contient un DAC 1-bit. (Ce DAC est tout simplement un interrupteur qui relie l'entrée négative de l'amplificateur différentiel à une tension de référence  positive ou négative)

Le but de la boucle de rétroaction incluant le DAC est que la sortie moyennée de l’intégrateur soit maintenue assez proche du niveau de référence du comparateur.

 

Figure 26

 

La densité de "Bits égaux à 1" à la sortie du modulateur est proportionnelle au signal d'entrée. Pour un signal croissant en entrée du convertisseur, le comparateur génère une densité plus grande de "Bits égaux à 1" et vice versa pour un signal d’entrée décroissant. En sommant les erreurs faites sur les tensions, l’intégrateur agit comme un filtre passe bas sur le signal d’entrée et un filtre passe haut sur le bruit de quantification. C’est pourquoi, la majeure partie du bruit de quantification sera repoussée vers les hautes fréquences (Figure 27). Le suréchantillonnage et l’intégrateur n’ont pas changé le niveau du bruit mais sa distribution.

La figure 27 illustre le Noise Shaping du modulateur delta sigma suréchantillonné. Encore une fois le bruit de quantification totale du convertisseur est la même que dans la figure 22, mais le bruit de quantification dans la bande est très très fortement réduit.

 

Description : :Capture d'écran 2010-12-26 à 12.37.51.png

Figure 27

 

En appliquant un filtre numérique passe bas au bruit ayant subi le Noise Shaping, celui-ci va atténuer plus de bruit que ce que pourrait faire un simple suréchantillonnage (figure 24). Un modulateur du premier ordre fourni une amélioration du rapport signal-bruit de 9 dB pour chaque doublement de la fréquence d’échantillonnage. Pour des modulateurs d’ordre plus importants, nous pouvons atteindre un RSB plus important. Par exemple le modulateur du second ordre fourni 15dB d’amélioration du RSB pour chaque doublement de la fréquence d’échantillonnage. La figure 33 montre la relation entre l’ordre du modulateur delta sigma et le suréchantillonnage nécessaire pour atteindre un RSB donné.

 

Description : :Capture d'écran 2010-12-26 à 12.45.38.png

Figure 28

 

Une autre façon d'examiner les caractéristiques du modulateur sigma delta est de modèle dans le domaine fréquentiel. La figure 8 montre un modèle linéarisé d'une modulation delta sigma-teur. L'intégrateur a été remplacé par un filtre dont la fonction de transfert est H (s) = 1 / s (passe bas simplifié) et le quantificateur est modélisée comme une source de bruit dont le bruit ajouté est N(s).

Le modulateur contient des éléments non linéaires, comme le comparateur, ces éléments peuvent être considérés comme ajoutant du bruit en sortie de l’intégrateur, le schéma boc résultant est le suivant :

Description : :Capture d'écran 2010-12-26 à 11.55.29.png

Figure 29

 

Pour observer les comportement du modulateur uniquement en fonction du signal d’entrée, laissons N(s) = 0 (bruit nul) pour le moment, et résolvons pour Y (s) / X (s), ce qui donne le résultat suivant (désolé un poilou de mathématiques) :

Description : :Capture d’écran 2010-12-28 à 05.48.05.png Description : :Capture d’écran 2010-12-26 à 11.54.31.png

Pour observer les comportement du modulateur uniquement du bruit de quantification, laissons le signal X(s) = 0 (pas de signal d’entrée) et en résolvons  Y (s) / N (s) :

Description : :Capture d’écran 2010-12-28 à 05.48.15.png Description : :Capture d’écran 2010-12-26 à 11.55.03.png

Examinons les équations 13 et 15 ci-dessus montre qu'en effet, le modulateur agit comme un filtre passe-bas pour le signal d'entrée et un filtre passe-haut pour le bruit. En effet, quand la fréquence augmente, S augmente, dans ce cas, l’équation 13 tend vers 0 (filtre passe bas), et l’équation 15 tend vers 1 : conservation du bruit de quantification.

Ainsi, la plupart du bruit de quantification est poussé dans des fréquences plus élevées (figure 28). Le suréchantillonnage n’a pas changé la puissance totale de bruit, mais sa distribution.

Peut-être que la meilleure façon de voir la forme du Noise Shaping d'un modulateur delta sigma serait d’observer le spectre de la sortie d'un modulateur actuel. La figure 30 montre le schéma bloc de la partie modulateur d’un l'ADC delta-sigma HI7190 Intersil. Ce modulateur est du second ordre, où un seul DAC est utilisé pour le feed-back du signal modulateur, hormis les deux jonctions de sommation. Une parcelle spectrale de la sortie HI7190 est illustrée à la figure 31. La figure montre une forme de Noise Shaping classique d'un modulateur delta sigma.

Description : :Capture d'écran 2010-12-26 à 11.56.59.png

Figure 30

 

Description : :Capture d'écran 2010-12-26 à 12.00.37.png

Figure 31

 

Revenant sur le schéma de la figure 18, on observe que le signal d'entrée étant passé par le modulateur, il passe ensuite dans un filtre passe bas numérique. La fonction du filtre numérique est de fournir une coupure abrupte après la bande passante audio. Ce filtre supprime l'essentiel du bruit de quantification. La figure 32 illustre le filtre numérique éliminant le bruit de quantification que le modulateur a poussé vers les hautes fréquences.

Description : :Capture d'écran 2010-12-26 à 12.03.13.png
Description : :Capture d'écran 2010-12-26 à 12.03.47.png
Figure 32

 

La figure 33 montre la relation entre le bruit de quantification, le facteur de suréchantillonnage, et l'ordre modulateur en montrant le rapport signal sur bruit (SNR) vs l'OSR (oversampling signal ratio) pour un modulateur de premier, deuxième et troisième ordre. Le graphique illustre que quand l’OSR augmente, le bruit diminue (augmentation du RSB) et que quand l'ordre du modulateur augmente, le bruit diminue.

Description : :Capture d'écran 2010-12-26 à 11.51.45.png

Figure 33

 

Plus l’ordre du modulateur est important plus le Noise Shaping est efficace : La quantité de bruit repoussé vers les hautes fréquences est fonction de l’ordre du modulateur. La figure 34 illustre cela.

Description : :Capture d'écran 2010-12-26 à 23.37.43.png

Figure 34

 

Filtre numérique et Décimation :

Après que le bruit de quantification ait été repoussé vers les hautes fréquences, au dessus de la bande passante, par le modulateur (Noise Shaping), une technique de filtrage numérique peut être appliquée au bruit de quantification mis en forme. Cela est illustré dans la figure 36. L’objet du filtre numérique est double. Premièrement, il doit agir comme un filtre anti aliasing au regard de la fréquence d’échantillonnage Fs. Deuxièmement, Il doit filtrer le bruit de quantification rejeté au dessus de la bande passante utile par le modulateur Delta sigma.

La Fe finale est établi par un ré-échantillonnage de là sortie filtrée en utilisant un procédé appelé décimation.

Description : :Capture d'écran 2010-12-27 à 00.35.52.png

Figure 35

 

La sortie du modulateur delta-sigma est un flux de 1-bit de données à la fréquence suréchantillonnée.

Ce flux peut être à une fréquence de l’ordre du mégahertz. Le but du filtre numérique et de décimation

(figure 36) est d'extraire des informations de ce flux de données et de réduire la fréquence des données à une valeur plus utile. Dans un convertisseur Delta-Sigma, le filtre numérique moyenne le flux de données 1-bit, améliore la résolution du convertisseur et élimine le bruit de quantification qui est en dehors de la bande passante. Il détermine la largeur de bande du signal.

Le but est donc premièrement d’éliminer le bruit qui pourrait être répliqué dans la bande passante, et deuxièmement de prendre le flux de1-bit de données ayant une fréquence d'échantillonnage élevée et de le transformer sous forme de flux de données en 16-bit ayant une fréquence d’échantillonnage plus faible. Ce processus est connu sous le nom de décimation. Essentiellement, la décimation est à la fois une fonction de filtre moyenneur et une fonction de réduction de la fréquence d’échantillonnage, les deux opérations étant effectuées simultanément.

Description : :Capture d'écran 2010-12-26 à 13.06.16.png

Figure 36

 

Pour préciser, voici les trois tâches de base sont effectuées dans la section du filtre numérique:

1. Supprimer le bruit de quantification mis en forme (Noise Shaping) : Le modulateur Delta-Sigma est conçu pour supprimer bruit de quantification dans la bande de base. Ainsi, la majeure partie du bruit de quantification est distribuée dans des fréquences supérieures à la bande passante. L'objectif principal du filtre numérique est de supprimer ce bruit de quantification présent hors du de la bande. Cela laisse une petite quantité de bruit de quantification de bande passante. La réduction du bruit de quantification de la bande passante est équivalente à une augmentation de la résolution efficace de la sortie numérique.

2. Décimation (réduction de la fréquence d'échantillonnage): La sortie du modulateur Delta-Sigma est à une très haute fréquence d'échantillonnage. Une caractéristique fondamentale de modulateurs Delta-Sigma est qu'ils utilisent la partie haute fréquence du spectre pour placer le gros du bruit de quantification. Suite au filtrage du bruit de quantification dans les hautes fréquences, il est possible de réduire la fréquence d'échantillonnage. Il est souhaitable de ramener cette fréquence d'échantillonnage jusqu'à la fréquence de Nyquist ce qui minimise la quantité d'informations pour des transferts ultérieurs, du stockage ou du traitement du signal numérique.

3. Anti-aliasing : Dans la pratique, les signaux d'entrée sont rarement complètement à bande limitée.

Le modulateur ayant une fréquence d'échantillonnage beaucoup plus élevée que la fréquence de sortie de Nyquist, le filtre anti-aliasing analogiques présent en amont du modulateur peut avoir une pente très faible (filtre RC du premier ordre). Lorsque le processeur numérique va de réduire la fréquence d'échantillonnage jusqu'à la fréquence de Nyquist (décimation), il doit fournir une rejection suffisante pour éviter les phénomènes d’aliasing sur le bruit de quantification généré par le modulateur.

Le processus de décimation est donc utilisé dans un convertisseur Delta-Sigma pour éliminer les données redondantes à la sortie (suréchantillonnage). Le théorème d’échantillonnage indique que la fréquence d'échantillonnage ne doit pas être inférieure à 2 fois la largeur de la bande du signal d'entrée afin de reconstruire de manière fiable le signal d'entrée sans distorsion. Toutefois, le signal d'entrée a été suréchantillonné par le modulateur Delta-Sigma afin de réduire le bruit de quantification.

Par conséquent, il existe des données redondantes qui peuvent être éliminées sans introduire des distorsions au résultat de conversion. Le processus de décimation est représenté dans les domaines fréquentiel et temporel aux figures 37 et 38. Ces deux figures montrent que le processus de décimation réduit simplement la fréquence d'échantillonnage de sortie, tout en conservant les informations nécessaires.

Description : :Capture d'écran 2010-12-26 à 12.04.50.png

Figure 37

 

Description : :Capture d'écran 2010-12-26 à 12.05.57.png

Figure 38

 

Le ratio entre la fréquence d‘échantillonnage de l’échantillon en entrée et la fréquence de sortie peut être paramétré. Le ratio de décimation affecte directement le Nombre de Bits Effectifs (ENOB). Suite à une décimation, comme le nombre d’échantillons d’entrée par échantillon de sortie est augmenté, le ENOB augmente ainsi que la résolution de sortie de l’ADC.

Illustration de la figure ci-dessous :

Data rate représente la fréquence d’échantillonnage de sortie, ENOB le nombre de bits effectifs.

Chaque ligne de la figure illustre une fréquence d’échantillonnage en entrée du décimateur, tandis que chaque point représente un taux de décimation : 2020, 500, 255, 50, 20 et 10 (de gauche à droite).

Exemple, pour un signal ayant une Fe de 203 kHz, un taux de décimation de 10 donnera une fréquence de sortie de 20 kHz et un ENOB de 8 bits (c’est le point rouge en bas à droite de la courbe).

Description : :Capture d'écran 2010-12-27 à 12.38.47.png

Figure 39

 

Nous noterons que le nombre de bits effectifs est essentiellement déterminé par le taux de décimation. En effet pour un même nombre de bits effectifs (par exemple 8 bits) fixé par un ratio de 10, la fréquence d’échantillonnage peut varier de 15,6 kHz à 203 kHz sans réel impact sur le résolution du convertisseur.

La question est la suivante : Si la résolution du convertisseur ne change pas beaucoup en fonction de la Fréquence d’échantillonnage, pourquoi ne pas utiliser tout le temps les fréquences d’échantillonnage les plus hautes et donc obtenir des résultats de conversions plus rapides ?

La raison principale est que la puissance consommée par les circuits CMOS augmente rapidement en fonction de l’augmentation de la fréquence d’échantillonnage.

Dans les convertisseurs Delta-Sigma, une topologie largement utilisée qui assure la fonction de filtre passe-bas est le type Sinc3 ou Sinc1 (Figure 41). Le principal avantage de ce filtre est son atténuation coupe bande, qui peut rejeter la fréquence voulue lorsqu'il est paramétré pour cette fréquence. La position de la fréquence coupée est directement liée au taux de sortie de données (1/ période d’un mot de donnée).

Le moyen le plus simple et le plus économique pour réduire la fréquence d'échantillonnage d'entrée est donc un «filtre en peigne» (Sinc), car un tel filtre ne nécessite pas d’élément multiplicateur. Cette opération de filtre en peigne est équivalente à une réponse impulsionnelle d’une fenêtre rectangulaire finie (FIR). Toutefois, le filtre en peigne n'est pas très efficace pour éliminer l'important volume bruit de quantification situés en dehors de la bande passante. En pratique, il est rarement utilisé sans d’autres filtres numériques. En outre, la réponse en fréquence du filtre en peigne peut causer une atténuation de la partie supérieure de la bande passante. Pour de nombreuses applications qui ne tolèrent pas cette distorsion, le filtre en peigne doit être utilisé en conjonction avec un ou plusieurs étages numériques de filtrage supplémentaires.

En le processus de décimation détaillé pourrait se présenter sous la forme suivante :

Description : :Capture d'écran 2010-12-26 à 13.56.21.png

Figure 40

 

- La fréquence d’échantillonnage est réduite d’un facteur 16 avec l’étage de filtrage en peigne. Dans ce cas, quatre étages de filtrage en peigne sont utilisés (figure 42).

- La seconde section est un filtre passe bas FIR ayant des valeurs de coefficient symétriques pour maintenir une réponse en phase linéaire. Il offre une décimation d’un taux 4 :1 et une compensation de l’atténuation dans la partie supérieure de la bande passante provoquée par le filtre en peigne (figure 44). Les coefficients du filtre FIR sont aussi choisi pour égaliser la bande passante du signal offrant une réponse plate à +/- 0,001 dB.

Un simple filtre en peigne (sinc) ne pourrait pas offrir d’atténuation suffisante pour éviter le phénomène d’aliasing suite à la décimation. Voir ci dessous :

Description : :Capture d'écran 2010-12-26 à 13.59.54.png

Figure 41

 

Les filtres en peigne sont donc mis en cascade afin d’obtenir l’atténuation suffisante :

Description : :Capture d'écran 2010-12-26 à 14.01.22.png

Figure 42

 

Le bruit résultant est décrit dans la figure suivante (fig. 43) :

La figure (a) montre le spectre de bruit en sortie du modulateur (résolution 1 bit).

La figure (b) montre le spectre d’un filtre en peigne 4 étages.

La figure (c) montre le spectre du signal (a) en sortie du filtre en peigne 4 étages : signal 16 bits.

Description : :Capture d'écran 2010-12-26 à 14.02.40.png

Figure 43

 

Description : :Capture d'écran 2010-12-26 à 14.57.03.png

Figure 44

 

Un exemple de représentation finale du filtre numérique est présentée à la figure 45.

Cette figure représente un exemple de synthèse résultante des 4 étages du filtre en peigne ainsi que le filtre de compensation FIR.

Description : :Capture d'écran 2010-12-26 à 23.48.59.png

Figure 45

 

Comme la bande passante est réduite par le filtre numérique de sortie, les données peuvent satisfaire le critère de Nyquist, cela même si elle est inférieure à la fréquence d'échantillonnage d'origine. Ceci est donc accompli en préservant certains échantillons d'entrée et rejetant le reste. Le ratio de décimation M peut avoir n'importe quelle valeur entière, à condition que la fréquence d’échantillonnage  de sortie soit plus de deux fois la largeur de bande du signal (figure 46). Si l'entrée a été échantillonné à Fs, le débit de la sortie filtrée pourra donc être réduit à Fs / M sans perte d’information.

Description : :Capture d'écran 2010-12-26 à 13.17.43.png

Figure 46

 

La décimation peut aussi être vue comme une méthode ou l’information additionnelle introduite par le suréchantillonnage est à présent supprimée.

Les convertisseurs Delta Sigma cumulent fréquemment la fonction de décimation avec l’étage de filtrage numérique. Cela abouti à une économie de la puissance de calcul normalement nécessaire.

Rappelons que filtre à réponse impulsionnelle finie (FIR) traite simplement une moyenne mobile pondérée des échantillons d’entrée (la pondération dépendant de la valeur des coefficients du filtre). Normalement, il y a une valeur du filtre de sortie pour chaque échantillon en entrée. Si cependant nous souhaitons décimer la sortie du filtre en ré-échantilllonnant numériquement avec une Fe plus basse, il n’est alors plus nécessaire d’obtenir une valeur du filtre de sortie pour chaque échantillon en entrée. A la place nous générons des valeurs de sortie du filtre à une Fe d’échantillonnage plus basse, imposée par le facteur de décimation. Nous économisons donc énormément de puissance de calcul.

Si toutefois un filtre à réponse impulsionnelle infinie (IIR) est utilisé, il est nécessaire de calculer un échantillon de sortie pour chaque valeur  d’entrée (car le filtre intègre une boucle de contre-réaction). C’est pourquoi la décimation ne pourra pas être réalisée en tant que partie intégrante du filtrage numérique. Pour cette raison, certains ADC delta Sigma utilisent deux étages pour réaliser le filtrage numérique de sortie. Si deux filtres FIR et IIR sont utilisés, la décimation est effectuée dans le premier étage, FIR. Le filtrage final est quand à lui effectué par le filtre IIR. Si deux filtres FIR sont utilisés pour les deux étages, il est généralement plus efficace de répartir la décimation sur les deux filtres (exemple les deux filtres Half band de l’AD1871, voir plus loin dans le document).

De cette analyse il découle que le design d’un convertisseur AN peut être réalisé de différentes manières. Les filtres FIR sont plus adaptés pour effectuer la décimation, sont toujours stables et intègrent une phase linéaire (temps de groupe constant pour la bande passante), ce qui extrêmement important pour les applications audio. Bien qu’ils soient généralement simples à réaliser, ils requièrent généralement plus d’étapes qu’un filtre IIR pour réaliser une fonction de transfert donnée. D’autre part, la boucle de contre réaction du le filtre IIR empêche toute possibilité de réaliser une décimation, cependant ce type de filtre est plus efficace (meilleur performance du filtre avec moins de puissance de calcul. La boucle de contre réaction implique une instabilité potentielle de ce type de filtre.

Aussi, le filtre IIR (qui émule étroitement le comportement d’un filtre analogique) a une caractéristique de phase non linéaire, les fréquences ne sont pas donc retardées de la même valeur. A cause de ces problèmes de stabilité les filtres IIR sont finalement plus compliqués à développer.

Filtre FIR :

      -   Facile a développer
      -   Décimation aisément intégrée
      -   Phase linéaire -> retard de groupe constant
      -  Un grand nombre de coefficient peuvent être nécessaires

Filtres IIR :

      -   problèmes de stabilité
      -  Ne peuvent pas intégrer le processus de décimation
      -  Plus efficace que les filtre IIR
      -  Réponse en phase non linéaire

Combinaison des deux filtres :

      -  2 étages de filtres FIR
      -  Filtre FIR suivi d’un filtre IIR
      -  Deux étages de filtres IIR

Exemple AD1871 :

L’AD1871 est un convertisseur delta-Sigma 24 bit, stéréo 96 kHz. Il est produit par Analog Device.

Les filtres de décimation numérique :

Le filtrage et de décimation de l’ADC delta sigma AD1871 est mis en œuvre dans un moteur DSP intégré. La première étape du filtrage est le filtrage Sinc (figure 47), qui a un facteur de décimation sélectionnable, sélectionné par le bit de commande de modulateur d'horloge (AMC). La décimation par défaut issue du filtre Sinc prévoit une réduction du taux d'échantillonnage de 16. Le moteur de filtrage applique ensuite deux filtres Half-Band FIR, filtre àréponse impulsionnelle finie ((figure 48 & 49)  et un étage de compensation Sinc qui, ensembles, donnent un facteur de décimation de 8.

Le filtre résultant est présenté à la figure 50.

Description : :Capture d'écran 2010-12-28 à 14.10.02.png
Description : :Capture d'écran 2010-12-28 à 14.12.13.png

 

 

 

 

 

 

 

 

Figure 47
Figure 48

 

 

Description : :Capture d'écran 2010-12-28 à 14.12.22.png
Description : :Capture d'écran 2010-12-28 à 14.12.34.png

 

 

 

 

 

 

 

 

Figure 49
Figure 50

 

Précision sur les filtres Half-band :

Une méthode non complexe pour réaliser un filtre passe bas numérique est d’utiliser des filtres Half-Band.

Ces filtres sont un cas particulier de filtres passe-bas FIR avec une réponse en fréquence qui a la propriété symétrique suivante (où ffs est la fréquence d'échantillonnage par filtre, ce qui équivaut à 2fs pour un filtre de suréchantillonnage x2):

H (f) = 1 - H (0.5ffs - f)

La réponse en fréquence de 1 à 0.25ffs et de 0 à 0.25ffs est symétrique.

Compte tenu de cette propriété dans un filtre de longueur impaire, chaque coefficient paire, en dehors du coefficient central, est exactement 0. La figure 51 illustre cette situation. Pour une longueur donnée de FIR on économise près de 50% du nombre de multiplication-accumulation nécessaires.

Ce type de filtre est utilisé pour l'interpolation ou la décimation par un facteur de deux (la symétrie est d'environ la moitié du plus bas taux d’échantillonnage).

Il y a toutefois un inconvénient majeur à l'utilisation seule de ce type de filtre pour la dernière étape de décimation ou la première étape d'interpolation dans un filtre de suréchantillonnage multi-stage. La propriété de symétrie exige qu’à une fréquence de 0.25ffs (0.5fs) l'atténuation soit 0,5. Cela signifie qu'il ne peut pas fournir une atténuation adéquate pour éviter les réplications (aliasing) à proximité de cette fréquence.

Il y a également une restriction issue de l'ondulation de la bande passante.

Cependant ces problèmes ne peuvent pas justifier l’utilisation d’un filtre de deux fois la longueur pour une puissance de traitement équivalente.

Description : :Capture d'écran 2010-12-28 à 13.55.34.png

Figure 51

 

Spécification du filtre numérique de l’AD1871:

Pour les ADC audio tels que le AD1871, le filtre passe bas numérique ne peut pas être implémenté en utilisant la structure standard «multiplication-accumulation » et les technologies des semi-conducteurs actuelles. Par exemple, nous avons besoin d’un filtre qui fonctionne à un taux d’échantillonnage de 3,072 MHz (64x48 kHz), qui est plat jusqu’à 20 kHz et à une bande d’atténuation de 115 dB à 26,2 kHz. Si nous intégrons ces spécifications dans un filtre FIR, le nombre de coefficients nécessaires est de 4096. A une fréquence d’échantillonnage de 48 kHz, le temps de calcul pris pour le calcul des 4096 coefficients serait de 5,1 ns. A cause de la limitation imposée par les semi-conducteurs, c’est clairement trop rapide pour la structure standard d’un filtre FIR.

Pour cette raison, nous devons soit utiliser une approche de traitement parallèle ou plusieurs structures multiplication-accumulation seraient exécutées en même temps, ou soit réaliser une approche multi-rate où la décimation est obtenu avec plus d’un étage de calcul.

Pour l’AD 1871 la décimation est obtenue avec plusieurs traitements en série (sinc, fitlres Half bands FIR).

Retour

Ephrem CHARMOIS

2011